Folie de cupru, groapă de foraj Google TPUでアップグレード M9グレーパナソニックつえええ TPU-urile Google conduc calea în tehnologia CCL (Chip Cl), iar producătorii de burghii primesc cu bucurie upgrade-urile. Pe măsură ce platformele ASIC continuă să evolueze către cerințe mai mari de densitate de calcul și lățime de bandă, TPU-urile dezvoltate de Google intră într-o nouă fază de actualizare a specificațiilor. Potrivit surselor din lanțul de aprovizionare, Google plănuiește să crească cuprinzător numărul straturilor PCB și a nivelurilor de materiale CCL pentru platforma sa TPU de generație următoare începând cu 2026, aducând oportunități de upgrade la specificații producătorilor CCL din Japonia și Taiwan. Pe măsură ce numărul straturilor de substrat crește și dificultatea materialelor crește, structura cererii pentru burghie în procesul de fabricație se schimbă și ea. Furnizarea de CCL a Google pentru proiectele TPU este în prezent susținută în principal de Panasonic din Japonia și Taikoo Technology din Taiwan. Privind înapoi la generația TPU V6e (seria Ghost), Panasonic a suferit de lipsa aprovizionării cu fibre de sticlă constantă cu dielectricitate scăzută, iar Tehnologia Swire a intrat în lanțul de aprovizionare și a câștigat o anumită cotă. Conform estimărilor lanțului de aprovizionare, proiectul TPU de nouă generație va fi furnizat de Panasonic cu aproximativ 70%, iar Swire cu aproximativ 30%, sugerând o revenire la o structură de aprovizionare mai stabilă. Pe baza designului actual, GhostLite și GhostFish din seria Ghost mențin o configurație conservatoare de aproximativ 22~24 straturi de plăci PCB și CCL de grad M7. Totuși, după 2026, platforma TPU va trece la ZebraFish și SunFish, ceea ce va îmbunătăți semnificativ specificațiile generale. Conform surselor din lanțul de aprovizionare, noua platformă adoptă CCL de grad M8/M9, iar numărul straturilor PCB a crescut la 36, respectiv 44 de straturi, și se așteaptă să îndeplinească cerințele de lățime de bandă și consum de energie mai mari prin adoptarea fibrei optice Low Dk de calitate superioară și a foliei de cupru HVLP4. Pe măsură ce numărul straturilor de PCB și grade de material crește, crește și presiunea asupra procesului de fabricație. Potrivit unor surse din industrie, cererea pentru burghie pentru plăci AI de top crește într-un ritm care depășește semnificativ rata de creștere a valorii producției PCB-urilor. Anterior, o singură burghie era folosită de aproximativ 3.000 de ori, dar odată cu adoptarea plăcilor AI de top, durata sa de viață a scăzut brusc, ajungând la mai puțin de 800 de ori. Pe viitor, dacă plăcile interposer de nivel M9 și plăcile de bază ASIC vor fi introduse, numărul de ori folosite de un singur burghiu ar putea fi redus și mai mult. Analiștii din industrie cred că transformarea designului TPU de către Google după 2026 înseamnă că ASIC-urile au intrat într-o nouă etapă de "număr mare de podea, specificații mari de materiale și valoare adăugată ridicată". Acest lucru nu se va reflecta doar în prețul mediu de vânzare (ASP) al produselor CCL și PCB de înaltă calitate, ci se va extinde și la lanțurile cheie de aprovizionare din amonte, cum ar fi fibra de sticlă cu dielectricitate redusă, folia de cupru HVLP de înaltă calitate și burghiele. Lanțurile de aprovizionare își ajustează configurațiile în avans pentru a acomoda adoptarea noilor platforme.