銅箔、ドリルピット Google TPUでアップグレード M9グレーパナソニックつえええ GoogleのTPUはCCL(Chip Cl)技術の先駆けであり、ドリルビットメーカーはアップグレードを歓迎しています。 ASICプラットフォームがより高い計算密度と帯域幅の要件へ進化し続ける中、Googleが独自開発したTPUは仕様のアップグレードの新たな段階に入っています。 サプライチェーン関係者によると、Googleは2026年から次世代TPUプラットフォーム向けにPCB層数とCCL材料グレードを大幅に増やし、日本と台湾のCCLメーカーに仕様アップグレードの機会をもたらす計画です。 基材層数が増え材料の難易度が上がるにつれて、製造プロセスにおけるドリルビットの需要構造も変化します。 現在、GoogleのTPUプロジェクト向けCCL供給は主に日本のパナソニックと台湾のタイクーテクノロジーによって支えられています。 TPU V6e世代(ゴーストシリーズ)を振り返ると、パナソニックは低誘電率定数ガラス繊維の供給不足に悩まされ、スワイヤー・テクノロジーがサプライチェーンに参入し一定のシェアを獲得しました。 サプライチェーンの推計によると、新世代TPUプロジェクトはパナソニックが約70%、スワイヤーが約30%で供給され、より安定した供給構造への回帰が示唆されています。 現在の設計に基づき、GhostLiteおよびGhostFishのGhostFishシリーズは、約22~24層のPCBとM7グレードCCLの保守的な構成を維持しています。 しかし2026年以降、TPUプラットフォームはZebraFishとSunFishに移行し、全体の仕様が大幅に向上します。 サプライチェーン関係者によると、新プラットフォームはM8/M9グレードのCCLを採用し、PCB層数はそれぞれ36層と44層に増加し、より高品質な低Dk光ファイバーとHVLP4銅箔を採用することで、より高い帯域幅と消費電力の要求を満たすことが期待されています。 PCB層数や材料グレードが増えるにつれて、製造プロセスへの圧力も増大します。 業界関係者によると、高級AI基板用のドリルビットの需要は、PCB生産価値の成長率を大きく上回るペースで増加しています。 以前は1本のドリルビットが約3,000回使われていましたが、ハイエンドAIボードの普及により寿命は800回未満に急激に短縮されました。 将来的には、M9レベルのインターポーザーボードやASICマザーボードが導入されれば、1本のドリルビットの使用回数がさらに減る可能性があります。 業界アナリストは、2026年以降のGoogleのTPU設計変革は、ASICが「高いフロアナンバー、高い材料仕様、高い付加価値」という新たな段階に入ったことを意味すると考えています。 これは高級CCLおよびPCB製品の平均販売価格(ASP)に反映されるだけでなく、低誘電体グラスファイバー、高級HVLP銅箔、ドリルビットなどの主要な上流サプライチェーンにも波及します。 サプライチェーンは新しいプラットフォームの導入に対応するため、事前に構成を調整しています。