Da, mă adâncesc în arhitectura bazată atât pe ICMS, cât și pe Enfabrica. Este un fel de afacere Mellanox. Dar NVLink ar fi atât de aglomerat în jurul GPU-ului, CPU-ului și DPU-ului. Nvidia trebuie să simplifice trecerea datelor pentru kv și greutate.

Cred că HBF este prea supraevaluat În unele cazuri, dacă software-ul este modificat considerabil, nu va fi imposibil de folosit, dar ar fi o iluzie că va înlocui HBM sau că dimensiunea pieței va fi mare Așa cum este scris aici, dacă este aproape încărcat aici, va fi vorba de bias și greutate ale aceluiași model, nu KV, dar asta ar fi incredibil de inutilizabil Potrivit experților, HBF ar putea fi introdus pe plăcile video NVIDIA până în 2027~28, iar piața ar putea depăși HBM până în 2038 Odată cu creșterea volumului de lucru AI, adoptarea flash-ului cu lățime de bandă mare (HBF) se accelerează, iar experții prevăd o comercializare mai devreme decât se aștepta. Potrivit Sisa Journal, profesorul KAIST Kim Jong-ho, cunoscut popular drept "părintele HBM", sugerează că Samsung Electronics și SanDisk plănuiesc să integreze HBF în produsele NVIDIA, AMD și Google până la sfârșitul anului 2027 sau începutul lui 2028. Așa cum se menționează în raport, Kim adaugă că, deși HBM necesită mai mult de 10 ani pentru a fi dezvoltat, HBF ar putea fi comercializat mult mai devreme, deoarece companiile deja valorifică expertiza în proces și design acumulată în HBM pentru a dezvolta HBF. În plus, Kim prevede că adoptarea HBF se va extinde în jurul momentului în care HBM6 va fi introdusă, iar piața HBF ar putea depăși HBM în jurul anului 2038. Potrivit lui Kim, HBM6 nu este o singură stivă de memorie, ci mai multe stive sunt interconectate, ca într-o clădire de apartamente. Pe măsură ce HBM-urile bazate pe DRAM se confruntă cu limitări de capacitate, Kim crede că HBF sub forma stivelor NAND va apărea pentru a acoperi acest gol. Rolul HBF în inferența AI și arhitectura sistemelor Referitor la rolul HBF în sarcinile de lucru AI, Kim a explicat că GPU-urile obțin mai întâi date variabile din HBM în timpul inferenței, le procesează și generează rezultate. Kim crede că în viitor HBF va prelua acest rol și va oferi o capacitate semnificativ mai mare pentru a susține această sarcină. HBM este mai rapid, în timp ce HBF oferă o capacitate de aproximativ 10 ori mai mare. După cum se menționează în raport, Kim subliniază că, deși HBF suportă cicluri de citire nelimitate, este limitat la aproximativ 100.000 de cicluri de scriere, astfel că software-ul companiilor precum OpenAI și Google trebuie optimizat pentru operațiuni intensive de citire. Kim a adăugat că procesul actual de alimentare a datelor către GPU-uri implică un traseu lung de transmitere prin rețeaua de stocare, procesoarele de date și conductele GPU-urilor. În viitor, compania își imaginează o arhitectură mai eficientă care să poată procesa datele direct în spatele HBM. Această structură, care se așteaptă să fie implementată în HBM7, este uneori denumită "fabrica de memorie". Samsung și SK hynix promovează dezvoltarea HBF Așa cum este evidențiat în raport, SK hynix plănuiește să lanseze o versiune de probă a HBF pentru demo mai târziu în această lună. Raportul a mai subliniat că Samsung Electronics și SK hynix au semnat un memorandum de înțelegere (MOU) cu SanDisk pentru a promova standardizarea HBF și lucrează în prezent la această inițiativă printr-un consorțiu comun. Ambele companii dezvoltă activ produse HBF și își propun să le lanseze în 2027. Potrivit surselor din industrie menționate în raport, se estimează că HBF poate livra lățimi de bandă ce depășesc 1.638GB/s, ceea ce reprezintă un salt semnificativ comparativ cu SSD-urile standard care oferă de obicei aproximativ 7.000MB/s prin NVMe PCIe 4.0. În ceea ce privește capacitatea, se așteaptă ca HBF să ajungă până la 512GB, semnificativ mai mult decât cei 64GB ai HBM4.

Folie de cupru, groapă de foraj Google TPUでアップグレード M9グレーパナソニックつえええ TPU-urile Google conduc calea în tehnologia CCL (Chip Cl), iar producătorii de burghii primesc cu bucurie upgrade-urile. Pe măsură ce platformele ASIC continuă să evolueze către cerințe mai mari de densitate de calcul și lățime de bandă, TPU-urile dezvoltate de Google intră într-o nouă fază de actualizare a specificațiilor. Potrivit surselor din lanțul de aprovizionare, Google plănuiește să crească cuprinzător numărul straturilor PCB și a nivelurilor de materiale CCL pentru platforma sa TPU de generație următoare începând cu 2026, aducând oportunități de upgrade la specificații producătorilor CCL din Japonia și Taiwan. Pe măsură ce numărul straturilor de substrat crește și dificultatea materialelor crește, structura cererii pentru burghie în procesul de fabricație se schimbă și ea. Furnizarea de CCL a Google pentru proiectele TPU este în prezent susținută în principal de Panasonic din Japonia și Taikoo Technology din Taiwan. Privind înapoi la generația TPU V6e (seria Ghost), Panasonic a suferit de lipsa aprovizionării cu fibre de sticlă constantă cu dielectricitate scăzută, iar Tehnologia Swire a intrat în lanțul de aprovizionare și a câștigat o anumită cotă. Conform estimărilor lanțului de aprovizionare, proiectul TPU de nouă generație va fi furnizat de Panasonic cu aproximativ 70%, iar Swire cu aproximativ 30%, sugerând o revenire la o structură de aprovizionare mai stabilă. Pe baza designului actual, GhostLite și GhostFish din seria Ghost mențin o configurație conservatoare de aproximativ 22~24 straturi de plăci PCB și CCL de grad M7. Totuși, după 2026, platforma TPU va trece la ZebraFish și SunFish, ceea ce va îmbunătăți semnificativ specificațiile generale. Conform surselor din lanțul de aprovizionare, noua platformă adoptă CCL de grad M8/M9, iar numărul straturilor PCB a crescut la 36, respectiv 44 de straturi, și se așteaptă să îndeplinească cerințele de lățime de bandă și consum de energie mai mari prin adoptarea fibrei optice Low Dk de calitate superioară și a foliei de cupru HVLP4. Pe măsură ce numărul straturilor de PCB și grade de material crește, crește și presiunea asupra procesului de fabricație. Potrivit unor surse din industrie, cererea pentru burghie pentru plăci AI de top crește într-un ritm care depășește semnificativ rata de creștere a valorii producției PCB-urilor. Anterior, o singură burghie era folosită de aproximativ 3.000 de ori, dar odată cu adoptarea plăcilor AI de top, durata sa de viață a scăzut brusc, ajungând la mai puțin de 800 de ori. Pe viitor, dacă plăcile interposer de nivel M9 și plăcile de bază ASIC vor fi introduse, numărul de ori folosite de un singur burghiu ar putea fi redus și mai mult. Analiștii din industrie cred că transformarea designului TPU de către Google după 2026 înseamnă că ASIC-urile au intrat într-o nouă etapă de "număr mare de podea, specificații mari de materiale și valoare adăugată ridicată". Acest lucru nu se va reflecta doar în prețul mediu de vânzare (ASP) al produselor CCL și PCB de înaltă calitate, ci se va extinde și la lanțurile cheie de aprovizionare din amonte, cum ar fi fibra de sticlă cu dielectricitate redusă, folia de cupru HVLP de înaltă calitate și burghiele. Lanțurile de aprovizionare își ajustează configurațiile în avans pentru a acomoda adoptarea noilor platforme.