Lámina de cobre, fosa de perforación Google TPUでアップグレード M9グレーパナソニックつえええ Los TPUs de Google lideran el camino en tecnología CCL (Chip Cl), y los fabricantes de brocas acogen con satisfacción las mejoras. A medida que las plataformas ASIC continúan evolucionando hacia mayores requisitos de densidad de cálculo y ancho de banda, los TPUs autodesarrollados de Google están entrando en una nueva fase de actualizaciones de especificaciones. Según fuentes de la cadena de suministro, Google planea aumentar de forma integral el número de capas de PCB y las categorías de materiales CCL para su plataforma TPU de próxima generación a partir de 2026, ofreciendo oportunidades de actualización de especificaciones a los fabricantes de CCL en Japón y Taiwán. A medida que aumenta el número de capas de sustrato y la dificultad de los materiales, también cambia la estructura de la demanda de brocas en el proceso de fabricación. El suministro de CCL de Google para proyectos TPU está actualmente apoyado principalmente por Panasonic de Japón y Taikoo Technology de Taiwán. Mirando atrás a la generación TPU V6e (serie Ghost), Panasonic sufría una escasez de suministro de fibras de vidrio constantes de bajo dieléctrico, y Swire Technology entró en la cadena de suministro y ganó cierta cuota. Según estimaciones de la cadena de suministro, el proyecto de TPU de nueva generación será suministrado por Panasonic en torno al 70% y Swire alrededor del 30%, lo que sugiere un retorno a una estructura de suministro más estable. Basándose en el diseño actual, el GhostLite y el GhostFish de la serie Ghost mantienen una configuración conservadora de aproximadamente 22~24 capas de PCB y CCL de grado M7. Sin embargo, después de 2026, la plataforma TPU pasará a ZebraFish y SunFish, lo que mejorará significativamente las especificaciones generales. Según fuentes de la cadena de suministro, la nueva plataforma adopta CCL de grado M8/M9, y el número de capas de PCB aumenta a 36 y 44 capas respectivamente, y se espera que cumpla con mayores requisitos de ancho de banda y consumo energético adoptando fibra óptica Low Dk de mayor calidad y lámina de cobre HVLP4. A medida que aumenta el número de capas de PCB y grados de material, también lo hace la presión sobre el proceso de fabricación. Según fuentes del sector, la demanda de brocas para placas de IA de alta gama está creciendo a un ritmo que supera significativamente la tasa de crecimiento del valor de producción de PCB. Anteriormente, una sola broca se utilizaba unas 3.000 veces, pero con la adopción de placas de IA de alta gama, su vida útil ha caído drásticamente a menos de 800 veces. En el futuro, si se introducen placas interposer de nivel M9 y placas base ASIC, el número de veces que se usa una sola broca podría reducirse aún más. Los analistas del sector creen que la transformación del diseño TPU de Google tras 2026 significa que los ASIC han entrado en una nueva etapa de "alto número de suelo, altas especificaciones de materiales y alto valor añadido". Esto no solo se reflejará en el precio medio de venta (ASP) de los productos CCL y PCB de alta gama, sino que también se extenderá a cadenas de suministro clave aguas arriba como la fibra de vidrio de bajo dieléctrico, la lámina de cobre HVLP de alta gama y las brocas de perforación. Las cadenas de suministro están ajustando sus configuraciones con antelación para adaptarse a la adopción de nuevas plataformas.