La grande contre-attaque de Samsung Foundry... La fabrique de Taylor aux États-Unis pour produire en masse 50 000 wafers par mois, doublant le plan La division Foundry (fabrication de semi-conducteurs sous contrat) de Samsung Electronics lance une grande contre-offensive sur le marché mondial des fonderies, actuellement dominé par TSMC de Taïwan, grâce à des investissements agressifs pour introduire le processus de pointe de 2 nanomètres (nm ; 1nm = 1 milliardième de mètre). Il a été confirmé que tous les processus de la fabrique de fonderie actuellement en construction à Taylor, au Texas, seront mis à niveau de 4nm initialement prévu à 2nm, et le volume de production de masse initial a été augmenté à 50 000 wafers par mois, dépassant ainsi le double de l'estimation originale. Cela est interprété comme un mouvement stratégique pour sécuriser la technologie et les capacités de production de masse équivalentes à celles de TSMC dans le processus de 2nm, qui déterminera le leadership sur le marché mondial des fonderies à partir de l'année prochaine, et pour anticiper la demande "De-TSMC" des grandes entreprises technologiques américaines. Selon l'industrie des semi-conducteurs, le 29, la fabrique de Taylor de Samsung commencera les préparatifs opérationnels à grande échelle à partir du premier déménagement d'équipement prévu pour mars prochain. Il est rapporté que le plan est de commencer la première entrée de wafers dès le deuxième trimestre de l'année prochaine. La partie la plus notable est le "saut quantique" dans le processus. Bien qu'il ait été prévu que la fabrique de Taylor introduise d'abord le processus de 4nm, où la sécurisation du rendement initial (le ratio de produits sans défaut par rapport à la production totale) est plus facile, il est rapporté que les commandes d'achat d'équipement (PO) ont récemment été révisées pour procéder selon les normes de 2nm. L'échelle de production de masse est également inhabituelle. Alors que l'industrie des semi-conducteurs prédisait que le volume initial de 2nm de la fabrique de Taylor serait d'environ 20 000 wafers par mois, il a été considérablement élargi à 50 000 wafers. Cette échelle rivalise avec le volume initial de production de masse de 2nm que TSMC prévoit à Taïwan. Bien que Samsung Electronics ait refusé de confirmer, l'industrie perçoit cela comme un "choix stratégique pour égaler l'échelle de production initiale de puces 2nm de TSMC." Un initié de l'industrie a analysé : "C'est un mouvement stratégique pour empiéter sur le volume des grandes entreprises technologiques concentré sur TSMC en réalisant des 'économies d'échelle' capables de gérer de grands volumes de clients en même temps aux États-Unis, allant au-delà de la simple anticipation du processus." La fabrique de Taylor devrait avoir une capacité de production de 100 000 wafers par mois à partir de 2027, lorsque la production de puces 2nm commencera sérieusement. La raison pour laquelle la fabrique de Taylor maximise sa capacité de production dès le début des opérations est due aux commandes de puces 2nm sécurisées auprès de diverses grandes entreprises technologiques, y compris Tesla aux États-Unis. Samsung Electronics et Tesla ont signé un contrat d'une valeur de 16,5 milliards de dollars (environ 23 trillions de KRW) en juillet dernier pour la puce de conduite autonome de nouvelle génération, 'AI6'. Elle a également remporté des commandes pour le processeur d'application de nouvelle génération (AP) Exynos 2600 de la division System LSI de Samsung et des ASIC de minage de MicroBT et Canaan en Chine. La possibilité de remporter des commandes pour le prochain AP de Qualcomm est également prévue. Cependant, étant donné que le campus Hwaseong de Samsung Electronics est actuellement le seul endroit équipé d'installations de 2nm, l'expansion de la production à la fabrique de Taylor est essentielle. Le fait que Samsung Electronics ait introduit la nouvelle méthode Gate-All-Around (GAA) avant les autres dans le processus précédent de 3nm est également positif. GAA est une technologie qui minimise les fuites de courant et améliore considérablement les performances et l'efficacité énergétique par rapport à la conception FinFET existante.