Intel adalah perusahaan pertama yang secara eksplisit mengadopsi desain chiplet terpilah, dan GPU komputasi Ponte Vecchio (untuk AI dan komputasi kinerja tinggi) mengintegrasikan 47 chip, yang masih memegang rekor untuk ubin desain multi-chip terbanyak. Namun, Intel Foundry membayangkan solusi yang lebih ekstrem: paket multi-chip yang mampu mengintegrasikan setidaknya 16 perangkat komputasi, didistribusikan pada 8 base dies, dan dilengkapi dengan 24 tumpukan memori HBM5, dengan luas total 12 kali lipat dari chip AI terbesar saat ini (12 kali perhitungan ukuran reticle, melebihi yang direncanakan TSMC 9,5 kali ukuran reticle). Elemen komputasi ini ditempatkan di atas 8 cetakan dasar (mungkin pada tingkat ukuran topeng) yang menggunakan proses 18A-PT (kelas 1,8nm, versi yang ditingkatkan kinerja, dengan TSV berlubang silikon dan teknologi catu daya bagian belakang), dan cetakan dasar ini dapat melakukan pekerjaan komputasi tambahan sendiri atau membawa sejumlah besar cache SRAM untuk mendukung lapisan atas die komputasi utama, seperti yang ditunjukkan oleh Intel. Cetakan dasar dan ubin komputasi atas dihubungkan menggunakan teknologi Foveros Direct 3D, yang menggunakan ikatan hibrida tembaga-ke-tembaga dengan kepadatan ultra-tinggi (kurang dari 10μm) untuk memberikan bandwidth maksimum dan transmisi daya. Foveros Direct 3D saat ini adalah puncak teknologi pengemasan Intel Foundry, menampilkan desain yang sangat presisi. Interkoneksi lateral (2.5D) antara cetakan dasar menggunakan versi EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs) yang ditingkatkan, dan dilengkapi dengan antarmuka UCIe-A pada lapisan atas untuk menghubungkan satu sama lain, cetakan I/O (menggunakan proses 18A-P, versi peningkatan kinerja tingkat 1.8nm), dan cetakan dasar khusus, mendukung hingga 24 tumpukan memori HBM5. Perlu dicatat bahwa Intel mengusulkan untuk menggunakan EMIB-T dengan UCIe-A untuk menghubungkan modul HBM5 yang disesuaikan alih-alih menggunakan tumpukan HBM5 standar JEDEC dan antarmuka standar industri, yang dapat mencapai kinerja dan kapasitas yang lebih tinggi. Tentu saja, karena ini adalah demonstrasi konsep, penggunaan HBM5 khusus bukanlah persyaratan desain yang sulit, tetapi hanya untuk menunjukkan bahwa Intel juga dapat mengintegrasikan komponen tersebut. Seluruh paket juga dapat dilengkapi dengan PCIe 7.0, mesin optik, fabric noncoherent, SerDes 224G, akselerator eksklusif (seperti fitur terkait keamanan), dan bahkan memori LPDDR5X tambahan untuk meningkatkan kapasitas DRAM. Video Intel Foundry tentang X menunjukkan dua desain konseptual: satu desain "sedang" (4 ubin komputasi + 12 HBM) dan desain "ekstrem" lainnya (16 ubin + 24 tumpukan HBM5), yang terakhir yang difokuskan artikel ini. Bahkan desain berukuran sedang cukup canggih menurut standar saat ini, dan Intel dapat memproduksinya sekarang. Adapun desain konseptual yang ekstrem, mungkin tidak mungkin sampai akhir dekade ini (akhir 2020-an), ketika Intel perlu meningkatkan teknologi pengemasan 3D Foveros Direct, serta node proses 18A dan 14A. Jika Intel dapat mencapai kemasan ekstrem ini dalam beberapa tahun, itu akan setara dengan TSMC, yang telah merencanakan teknologi serupa dan mengharapkan beberapa pelanggan untuk mengadopsi solusi integrasi tingkat ukuran wafernya sekitar 2027-2028. Membuat desain ekstrem menjadi kenyataan dalam waktu singkat adalah tantangan besar bagi Intel, karena perlu untuk memastikan bahwa komponen ini tidak melengkung saat disolder ke motherboard, dan bahwa jumlah deformasi harus dikontrol dalam toleransi yang sangat ketat, bahkan setelah pemanasan beban tinggi yang berkepanjangan. Selain itu, Intel (dan industri secara keseluruhan) harus mempelajari cara memberi daya dan mendinginkan prosesor raksasa ini dengan luas silikon hingga 10.296 mm² (sekitar ukuran ponsel) dalam ukuran paket keseluruhan yang lebih besar - itu cerita lain.