Intel була першою компанією, яка явно впровадила розбитий дизайн чиплетів, а її обчислювальний GPU Ponte Vecchio (для штучного інтелекту та високопродуктивних обчислень) інтегрує 47 чипів, що досі тримає рекорд за кількістю плиток багаточипового дизайну. Однак Intel Foundry уявляє собі більш екстремальне рішення: багаточиповий пакет, здатний інтегрувати щонайменше 16 обчислювальних пристроїв, розподілений на 8 базових кристалах і оснащений 24 стеками пам'яті HBM5 із загальною площею в 12 разів більшою за найбільший поточний AI-чип (у 12 разів більший розмір прицілу, що перевищує заплановані TSMC у 9,5 разів розмір сітки). Ці обчислювальні елементи розміщуються поверх 8 базових кристалів (ймовірно, на рівні розміру маски), які використовують процес 18A-PT (1,8 нм класу, підвищена продуктивність, з кремнієвим перфорованим TSV і технологією бексайдного живлення), і ці базові кристали можуть виконувати додаткові обчислювальні роботи самостійно або нести велику кількість кешу SRAM для підтримки верхнього шару основного обчислювального кристала, як показано Intel. Базовий кристал і верхня обчислювальна плитка з'єднані за допомогою технології Foveros Direct 3D, яка використовує гібридне з'єднання з надвисокою щільністю (менше 10μm) мідь-мідь для забезпечення максимальної пропускної здатності та передачі потужності. Foveros Direct 3D наразі є вершиною технологій упаковки Intel Foundry, демонструючи надзвичайно точні дизайни. Бічне (2.5D) з'єднання між базовими кристалами використовує оновлену версію EMIB-T (Embedded Multi-Die Interconnect Bridge with TSV) і оснащене інтерфейсом UCIe-A на верхньому рівні для з'єднання між собою, вводно-виводними кристалами (з використанням процесу 18A-P, версія підвищення продуктивності 1,8 нм) та власними базовими кристалами, підтримуючи до 24 стеків пам'яті HBM5. Варто зазначити, що Intel пропонує використовувати EMIB-T з UCIe-A для підключення кастомізованих модулів HBM5 замість використання стандартних HBM5 стеків JEDEC та галузевих інтерфейсів, які можуть досягати вищої продуктивності та пропускної здатності. Звісно, оскільки це демонстрація концепції, використання кастомної HBM5 не є жорсткою вимогою для дизайну, а лише для того, щоб показати, що Intel також може інтегрувати такі компоненти. Весь пакет також може бути оснащений PCIe 7.0, оптичним рушієм, некогерентними тканинами, 224G SerDe, власними прискорювачами (наприклад, функціями, пов'язаними з безпекою), а також додатковою пам'яттю LPDDR5X для збільшення обсягу DRAM. Відео Intel Foundry про X показує два концептуальні дизайни: один «середній» (4 обчислювальні тайли + 12 HBM), інший — «екстремальний» (16 тайлів + 24 стеки HBM5), на якому зосереджена ця стаття. Навіть середні за розміром конструкції досить просунуті за сучасними мірками, і Intel вже може їх виробляти. Щодо екстремального концептуального дизайну, можливо, це стане можливим лише наприкінці цього десятиліття (кінець 2020-х), коли Intel потрібно буде вдосконалити технологію упаковки Foveros Direct 3D, а також технологічні вузли 18A і 14A. Якщо Intel зможе досягти такого екстремального пакування протягом кількох років, це буде на рівні TSMC, яка планує подібну технологію і очікує, що деякі клієнти впровадять її рішення для інтеграції розміру пластин приблизно у 2027-2028 роках. Втілення екстремальних розробок у реальність за короткий час є серйозним викликом для Intel, оскільки необхідно гарантувати, що ці компоненти не деформуються при паянні до материнської плати, а рівень деформації має контролюватися в межах надзвичайно жорстких допусків, навіть після тривалого високого нагрівання. Крім того, Intel (і вся індустрія) доведеться навчитися живити та охолоджувати цей гігантський процесор з кремнієвою площею до 10 296 мм² (приблизно розміром телефону) у більшому корпусі — це вже інша історія.