Intel è la prima azienda a adottare esplicitamente un design a chiplet disaggregati, il suo GPU Ponte Vecchio (utilizzato per AI e calcolo ad alte prestazioni) integra 47 chip, mantenendo fino ad oggi il record di design multi-chip con il maggior numero di tile. Tuttavia, Intel Foundry sta concependo una soluzione ancora più estrema: un pacchetto multi-chip in grado di integrare almeno 16 componenti di calcolo, distribuiti su 8 die di base, e dotato di 24 stack di memoria HBM5, con un'area totale che raggiunge 12 volte quella del più grande chip AI attuale (calcolato in base alle dimensioni del fotomask, superando le 9,5 volte pianificate da TSMC). Questi componenti di calcolo sono posizionati su 8 die di base (presumibilmente a livello di dimensioni del fotomask), che utilizzano un processo a 18A-PT (livello 1.8nm, versione potenziata, dotata di TSV in silicio perforato e tecnologia di alimentazione sul retro), questi die di base possono eseguire ulteriori lavori di calcolo e possono anche ospitare una grande quantità di cache SRAM per supportare i chip di calcolo principali sovrastanti, come dimostrato da Intel. I die di base sono collegati ai tile di calcolo superiori tramite la tecnologia Foveros Direct 3D, utilizzando un legame ibrido rame-rame a densità ultra alta (inferiore a 10µm), fornendo la massima larghezza di banda e trasmissione di potenza. Foveros Direct 3D è attualmente il culmine della tecnologia di imballaggio di Intel Foundry, mostrando un design estremamente preciso. Le interconnessioni orizzontali (2.5D) tra i die di base utilizzano una versione aggiornata dell'EMIB-T (Embedded Multi-Die Interconnect Bridge with TSVs), e sulla parte superiore è presente un'interfaccia UCIe-A, utilizzata per collegare tra loro, i die I/O (utilizzando il processo 18A-P, versione potenziata a 1.8nm) e i die di base personalizzati, supportando fino a 24 stack di memoria HBM5. È interessante notare che Intel propone di utilizzare l'EMIB-T insieme all'UCIe-A per collegare moduli HBM5 personalizzati, piuttosto che utilizzare stack HBM5 standard JEDEC e interfacce standard del settore, il che potrebbe portare a prestazioni e capacità superiori. Naturalmente, poiché si tratta di una dimostrazione concettuale, l'uso di HBM5 personalizzati non è un requisito di design rigoroso, ma serve a dimostrare che Intel può integrare anche questo tipo di componenti. L'intero pacchetto può anche ospitare PCIe 7.0, motori ottici, strutture non coerenti (noncoherent fabrics), 224G SerDes, acceleratori proprietari (come funzionalità legate alla sicurezza), e persino aggiungere memoria LPDDR5X per aumentare la capacità DRAM. Un video pubblicato da Intel Foundry su X mostra due design concettuali: un design "di media grandezza" (4 tile di calcolo + 12 HBM), e un design "estremo" (16 tile + 24 stack di HBM5), questo articolo si concentra sul secondo. Anche il design di media grandezza è piuttosto avanzato secondo gli standard attuali, e Intel è già in grado di produrlo. Per quanto riguarda il design concettuale estremo, potrebbe non realizzarsi prima della fine di questo decennio (fine anni 2020), quando Intel dovrà perfezionare la tecnologia di imballaggio Foveros Direct 3D e i nodi di processo a 18A e 14A. Se Intel riuscisse a realizzare questo tipo di imballaggio estremo nei prossimi anni, potrebbe competere alla pari con TSMC—che ha pianificato tecnologie simili e prevede che alcuni clienti adotteranno le sue soluzioni di integrazione a livello di wafer intorno al 2027-2028. Rendere il design estremo una realtà in un breve periodo di tempo rappresenta una grande sfida per Intel, poiché deve garantire che questi componenti non si deformino (warpage) quando vengono saldati sulla scheda madre, anche dopo un lungo periodo di carico elevato e calore, la deformazione deve essere mantenuta entro tolleranze molto ridotte. Inoltre, Intel (e l'intero settore) deve anche imparare come alimentare e raffreddare un processore gigante con un'area di silicio di 10.296 mm² (circa le dimensioni di un telefono cellulare), e le dimensioni complessive del pacchetto saranno ancora più grandi—quella è un'altra storia.