Intel oli ensimmäinen yritys, joka otti nimenomaisesti käyttöön erillisen chiplet-suunnittelun, ja sen Ponte Vecchio -laskenta-GPU (tekoälylle ja suorituskykylaskennalle) sisältää 47 piiriä, mikä pitää edelleen ennätystä eniten monipiirisuunnittelun laattoja. Intel Foundry kuitenkin näkee äärimmäisempi ratkaisu: monisirupaketti, joka pystyy integroimaan vähintään 16 tietokonetta, jakamaan 8 perussirua ja varustettuna 24 HBM5-muistipinolla, joiden kokonaispinta-ala on 12 kertaa suurempi kuin nykyinen suurin tekoälypiiri (12 kertaa tähtäimen koon laskenta, mikä ylittää TSMC:n suunnitellun 9,5-kertaisen tähtäimen koon). Nämä laskentaelementit sijoitetaan kahdeksan perusmuotin päälle (todennäköisesti maskikoon tasolla), jotka käyttävät 18A-PT-prosessia (1,8nm laatu, suorituskykyä parantava versio, jossa on piireikäinen TSV ja takavirtalähde), ja nämä perusmuotit voivat joko suorittaa lisälaskentatyötä itsenäisesti tai kuljettaa suuren määrän SRAM-välimuistia tukemaan päälaskentasiipun yläkerrosta, kuten Intel osoittaa. Perussiru ja ylempi laskentalaatta on yhdistetty Foveros Direct 3D -teknologialla, joka hyödyntää erittäin korkean tiheyden (alle 10 μm) kupari-kupari-hybridisidosta maksimaalisen kaistanleveyden ja tehonsiirron saavuttamiseksi. Foveros Direct 3D on tällä hetkellä Intel Foundryn pakkausteknologian huippu, joka esittelee erittäin tarkkoja suunnitelmia. Perussirujen välinen sivuttaisliitäntä (2,5D) käyttää päivitettyä EMIB-T-versiota (Embedded Multi-Die Interconnect Bridge with TSV) ja varustettu UCIe-A-liitännällä ylemmässä kerroksessa yhdistämään toisiaan, I/O-muotit (18A-P-prosessi, 1,8nm suorituskyvyn parannusversio) sekä räätälöidyt perusmuotit, jotka tukevat jopa 24 HBM5-muistipinoa. On syytä huomata, että Intel ehdottaa EMIB-T:n käyttöä UCIe-A:n kanssa räätälöityjen HBM5-moduulien yhdistämiseen JEDEC-standardien HBM5-pinojen ja teollisuusstandardien rajapintojen sijaan, jotka voivat saavuttaa suuremman suorituskyvyn ja kapasiteetin. Tietenkin, koska kyseessä on konseptidemonstraatio, räätälöidyn HBM5:n käyttö ei ole tiukka suunnitteluvaatimus, vaan vain osoittaa, että Intel pystyy myös integroimaan tällaisia komponentteja. Koko paketti voidaan myös varustaa PCIe 7.0:lla, optisella moottorilla, ei-koherenteilla kankailla, 224G SerDesillä, suljetut kiihdyttimet (kuten tietoturvaan liittyvät ominaisuudet) ja jopa lisämuistia LPDDR5X DRAM-kapasiteetin kasvattamiseksi. Intel Foundryn X-video esittelee kaksi konseptuaalista suunnittelua: toisen "keskitasoisen" suunnittelun (4 laskentalaattaa + 12 HBM:ää) ja toisen "äärimmäisen" suunnittelun (16 laattaa + 24 HBM5-pinoa), joista jälkimmäiseen tässä artikkelissa keskitytään. Jopa keskikokoiset mallit ovat nykystandardein melko kehittyneitä, ja Intel voi valmistaa niitä jo nyt. Mitä tulee äärimmäiseen konseptuaaliseen suunnitteluun, se ei välttämättä ole mahdollista ennen tämän vuosikymmenen loppua (2020-luvun loppua), jolloin Intelin täytyy parantaa Foveros Direct 3D -pakkausteknologiaa sekä 18A- ja 14A-prosessisolmuja. Jos Intel pystyy saavuttamaan tämän äärimmäisen paketoinnin muutamassa vuodessa, se on samalla tasolla kuin TSMC, joka on suunnitellut vastaavaa teknologiaa ja odottaa joidenkin asiakkaiden ottavan käyttöön sen wafer-kokotason integraatioratkaisun vuosina 2027–2028. Äärimmäisten suunnitelmien toteuttaminen lyhyessä ajassa on Intelille suuri haaste, sillä on tärkeää varmistaa, etteivät nämä komponentit väänny juotetessaan emolevyyn, ja että muodonmuutosta on säädettävä erittäin tiukoissa toleransseissa, jopa pitkän korkean kuormituksen lämmityksen jälkeen. Lisäksi Intelin (ja koko alan yleensä) täytyy oppia virtaamaan ja jäähdyttämään tätä jättimäistä prosessoria, jonka piipinta-ala on jopa 10 296 mm² (noin puhelimen kokoinen) suuremmassa kokonaispaketissa – se on toinen tarina.