Ich habe die Speicherkapazität im Vergleich zur Nachfrage geplottet und versuche, mein eigenes Modell zu brechen. @zephyr_z9 Fehlt mir etwas? Das Forward P/E von ~6 bei SK Hynix sieht wie ein absolutes Schnäppchen aus. Speicher - $MU, Samsung, Sk Hynix, $SNDK - HBM ist ohne fortschrittliche 2.5D-Verpackung nicht nutzbar. HBM-Stapel müssen neben der GPU/ASIC auf einem Silizium-Interposer platziert und dann in ein einzelnes Paket integriert werden. Dieser Schritt wird von CoWoS bereitgestellt. Wenn du nicht verpacken kannst, kannst du keine HBM-basierten Beschleuniger versenden, selbst wenn DRAM-Wafer existieren. - Die Kapazität von CoWoS wächst langsamer als die DRAM-Wafer-Produktion. Die Erweiterung von CoWoS benötigt neue Werkzeuge, Reinraumfläche und spezialisierte Lieferketteninputs (große Interposer, fortschrittliche Substrate, TSV-Prozesse). Diese haben längere Vorlaufzeiten als Änderungen der DRAM-Fab-Kapazität. - KI-Beschleuniger sind verpackungsintensiv. Ein einzelnes KI-Beschleunigerpaket kann viel CoWoS-Kapazität verbrauchen, da Interposer groß sind und die Ausbeute schwieriger ist. Dies macht die effektiven "Einheiten pro Monat" niedriger als die Leute von einer waferbasierten Denkweise erwarten. - Die meisten hochvolumigen KI-Beschleuniger hängen von TSMCs CoWoS ab. Es gibt Alternativen (Samsung I-Cube/X-Cube, Intel EMIB/Foveros), aber das Ökosystem und das Volumen sind heute am stärksten um CoWoS konzentriert, was einen einzigen Engpass schafft. - Verpackungsengpässe wirken sich auf die HBM-Versorgung aus. HBM-Anbieter können Wafer produzieren, aber wenn die Verpackungskapazität für endgültige Module oder Beschleunigerpakete knapp ist, wird die HBM-Zuteilung rationiert und sieht wie ein Versorgungsengpass aus.