Plotei capacidade de memória versus demanda e estou tentando quebrar meu próprio modelo. @zephyr_z9 Estou perdendo alguma coisa? O P/E futuro de ~6 na SK Hynix parece uma pechincha absoluta. Memória - $MU, Samsung, Sk Hynix, $SNDK - HBM não é utilizável sem embalagens avançadas em 2.5D. As pilhas HBM devem ser colocadas ao lado da GPU/ASIC em um interpositor de silício e, em seguida, integradas em um único pacote. Esse passo é o que o CoWoS oferece. Se você não consegue embalar, não pode enviar aceleradores baseados em HBM, mesmo que wafers DRAM existam. - A capacidade do CoWoS escala mais devagar que a saída de wafer da DRAM. Expandir o CoWoS exige novas ferramentas, espaço em sala limpa e insumos especializados na cadeia de suprimentos (grandes interpositores, substratos avançados, processos TSV). Esses têm prazos de entrega mais longos do que as mudanças de capacidade de fábrica de DRAM. - Aceleradores de IA são intensivos em pacotes. Um único pacote acelerador de IA pode consumir muita capacidade de CoWoS porque os interponentes são grandes e os rendimentos são mais difíceis. Isso faz com que as "unidades por mês" efetivas sejam menores do que as pessoas esperam do pensamento baseado em wafers. - A maioria dos aceleradores de IA de alto volume depende do CoWoS da TSMC. Existem alternativas (Samsung I-Cube/X-Cube, Intel EMIB/Foveros), mas o ecossistema e o volume hoje estão mais concentrados em torno do CoWoS, que cria um único ponto de estrangulamento. - Gargalos de embalagem propagam-se para o fornecimento de HBM. Os fornecedores de HBM podem produzir pastilhas, mas se a capacidade de embalagem para módulos finais ou pacotes aceleradores for limitada, a alocação de HBM é racionada e parece uma escassez de suprimentos.