Jeg plottet minnekapasitet mot etterspørsel, og jeg prøver å bryte min egen modell. @zephyr_z9 Går jeg glipp av noe? Fremover-P/E på ~6 på SK Hynix ser ut som et absolutt kupp. Minne - $MU, Samsung, Sk Hynix, $SNDK - HBM kan ikke brukes uten avansert 2,5D-innpakning. HBM-stabler må plasseres ved siden av GPU/ASIC på en silisiuminterposer, og deretter integreres i en enkelt pakke. Det er dette steget CoWoS tilbyr. Hvis du ikke kan pakke, kan du ikke sende HBM-baserte akseleratorer, selv om det finnes DRAM-wafers. - CoWoS-kapasiteten skalerer tregere enn DRAM wafer-utgangen. Utvidelse av CoWoS krever nye verktøy, renromsplass og spesialiserte forsyningskjedeinntak (store interposere, avanserte substrater, TSV-prosesser). Disse har lengre ledetider enn endringer i DRAM-fabrikkkapasiteten. - AI-akseleratorer er pakkeintensive. En enkelt AI-akseleratorpakke kan bruke mye CoWoS-kapasitet fordi interposere er store og utbyttet er tøffere. Dette gjør at de effektive "enheter per måned" er lavere enn folk forventer fra wafer-basert tenkning. - De fleste høyvolums AI-akseleratorer er avhengige av TSMCs CoWoS. Det finnes alternativer (Samsung I-Cube/X-Cube, Intel EMIB/Foveros), men økosystemet og volumet i dag er mest konsentrert rundt CoWoS, som skaper et enkelt flaskehals. - Emballasjeflaskehalser sprer seg til HBM-forsyning. HBM-leverandører kan produsere wafers, men hvis pakkekapasiteten for sluttmoduler eller akseleratorpakker er knapp, blir HBM-tildelingen rasjonert og det ser ut som en forsyningsmangel.