Uma grande oportunidade se aproxima da Samsung... Apostando totalmente na embalagem avançada Todo mês de dezembro, executivos seniores de gigantes de semicondutores de IA como NVIDIA e Broadcom se reúnem na sede da TSMC no Parque Científico de Hsinchu, Taiwan. O objetivo deles é garantir ao menos mais uma vaga nas linhas de produção "Advanced Packaging" da TSMC, que integram GPUs e Memória de Alta Largura de Banda (HBM) para criar aceleradores de IA. A alocação dessas linhas, conhecida como "CoWoS" (Chip-on-Wafer-on-Substrate), determina o volume de aceleradores de IA que eles podem produzir no ano seguinte. Na verdade, o Google teria reduzido a meta de produção de seu acelerador proprietário de IA, o Tensor Processing Unit (TPU), em 1 milhão de unidades, em relação à meta original de 4 milhões, porque perdeu para a NVIDIA na disputa pela capacidade de CoWoS. "Advanced Packaging", que monta semicondutores de alto desempenho como GPUs e HBM em um material especial chamado "interpositor de silício" para fazê-los funcionar perfeitamente como um único chip, emergiu como o campo de batalha decisivo pela supremacia no mercado de semicondutores de IA este ano. À medida que processos ultrafinos — estreitando as larguras de linha dos circuitos para a faixa de 1 nanômetro (nm) para condensar múltiplas funções em um pequeno chip — atingem seus limites técnicos, as empresas de semicondutores estão recorrendo a embalagens avançadas para conectar múltiplos chips e operá-los como uma única unidade. Consequentemente, o mercado relacionado deve crescer de US$ 43 bilhões (aprox. 62 trilhões de KRW) no ano passado para US$ 64,3 bilhões (aproximadamente 93 trilhões de KRW) até 2028. Atualmente, o mercado de embalagens avançadas é dominado pela TSMC. A situação chegou a um ponto em que as empresas não conseguem produzir aceleradores de IA a tempo, mesmo que tenham GPUs e HBM garantidos, simplesmente porque não receberam linhas CoWoS suficientes da TSMC. Em resposta a demandas repetidas da NVIDIA, AMD, Broadcom e outros, a TSMC decidiu investir 7,5 bilhões de dólares (aproximadamente 10,85 trilhões de KRW) este ano — seu maior valor até agora — para expandir significativamente sua capacidade avançada de embalagem. A Samsung Electronics também vê a embalagem avançada como o próximo campo de batalha chave após a HBM e está fortalecendo seus negócios relacionados. Relata-se que está comercializando uma solução "turnkey" — oferecendo embalagens avançadas acompanhadas de DRAM e serviços de fundição — para empresas como Google, AMD e Amazon, que não conseguiram garantir linhas suficientes de CoWoS devido ao domínio da NVIDIA. Para produzir os aceleradores de IA — frequentemente chamados de "picaretas" da corrida do ouro na era da IA — os chips precisam passar por duas etapas de embalagem avançada (um processo que faz múltiplos chips funcionarem como um só). A primeira é a fabricação do HBM, que envolve empilhar até 16 DRAMs. Uma vez que esse processo, que é muito mais difícil do que a produção padrão de DRAM, seja concluído, um desafio ainda maior aguarda: o "Empacotamento 2.5D", que conecta o HBM e a GPU a um substrato especial chamado interpositor de silício para funcionar como um único chip. Não importa o quão bons sejam a GPU e o HBM, se a embalagem avançada falhar, o acelerador de IA não conseguirá funcionar corretamente. É um processo de alta dificuldade, com o rendimento da líder do setor TSMC permanecendo em apenas 50–60%. Como a TSMC não consegue acompanhar a enxurrada de pedidos da NVIDIA e AMD, a embalagem 2.5D se tornou o maior gargalo que dificulta a expansão do mercado de IA. ◇ Alternativas aos Limites dos Processos Ultrafinos A embalagem é amplamente dividida em embalagens tradicionais e avançadas. Embalagem tradicional refere-se ao processo de colocar um único chip em uma placa-mãe e conectá-lo eletricamente. Faz parte do processo "back-end", que anteriormente era avaliado como uma tecnologia "menos crítica" no ecossistema de semicondutores. No entanto, a situação mudou à medida que a demanda por chips de alto desempenho explodiu na era da IA. Até o início dos anos 2020, as empresas de semicondutores apostavam "tudo" em "processos ultrafinos", estreitando a largura dos circuitos para menos de 2nm para condensar mais funções em chips menores. Mas essa competição saiu pela culatra. A lucratividade diminuiu devido à necessidade de adquirir equipamentos de litografia Ultravioleta Extremo (EUV) que custam até 500 bilhões de KRW por unidade. Os desafios técnicos também foram formidáveis; à medida que as larguras das linhas se estreitavam, a interferência aumentava e a corrente de vazamento aumentava, dificultando o controle da geração de calor. A solução encontrada foi a embalagem. Em vez de condensar funções complexas em um único chip por meio de processos ultrafinos, conectar vários chips moderadamente avançados poderia alcançar o mesmo desempenho. A indústria atribuiu o modificador "Avançado" a essa tecnologia porque sua dificuldade técnica supera em muito a das embalagens tradicionais. ◇ Grave Escassez de Capacidade de CoWoS O favorito é a TSMC. Sua principal arma é uma tecnologia avançada de embalagem 2.5D chamada "CoWoS-S". Ele coloca um interpositor de silício — uma camada especial de material que atua como ponte — sobre um substrato e organiza múltiplos chips horizontalmente. O interpositor de silício consiste em Vias Atravessantes de Silício (TSV), que são passagens verticais conectando o substrato inferior aos chips superiores, e uma Camada de Redistribuição (RDL), que conecta sinais entre chips. Ela é chamada de embalagem 2.5D porque o interpositor e os chips estão empilhados verticalmente (3D) no substrato, enquanto os chips estão dispostos horizontalmente (2D). À medida que a demanda por chips de alto desempenho cresceu com a era da IA, NVIDIA e AMD reconheceram o poder do CoWoS. Assim, surgiram aceleradores de IA como o B200 e o H100, que conectam HBM e GPUs. Segundo a Samsung Securities, a capacidade de produção de CoWoS da TSMC (convertida em wafers) aumentou de 35.000 folhas por mês em 2024 para cerca de 70.000 no ano passado, e espera-se que suba para cerca de 110.000 folhas este ano. No entanto, avaliações sugerem que isso ainda é insuficiente. Considerando que a alocação CoWoS para a NVIDIA pela TSMC é de cerca de 55%, o cálculo sugere que apenas 8,91 milhões de aceleradores de IA "Blackwell" podem ser produzidos este ano. Esse volume pode suportar data centers com capacidade máxima de 18 gigawatts (GW), o que representa apenas 50% da capacidade global de investimento em data centers neste ano. A Samsung Securities analisou: "Existe a possibilidade de que a TSMC não consiga atender nem mesmo à demanda da NVIDIA este ano." ...