Un'importante opportunità si avvicina a Samsung... Puntando tutto sul packaging avanzato Ogni dicembre, i dirigenti senior delle grandi aziende di semiconduttori AI come NVIDIA e Broadcom si riuniscono presso la sede di TSMC nel Parco Scientifico di Hsinchu, Taiwan. Il loro obiettivo è assicurarsi anche solo un ulteriore slot sulle linee di produzione "Advanced Packaging" di TSMC, che integrano GPU e High Bandwidth Memory (HBM) per creare acceleratori AI. L'allocazione di queste linee, note come "CoWoS" (Chip-on-Wafer-on-Substrate), determina il volume di acceleratori AI che possono produrre l'anno successivo. Infatti, Google ha riportato di aver abbassato l'obiettivo di produzione per il suo acceleratore AI proprietario, il Tensor Processing Unit (TPU), di 1 milione di unità rispetto all'obiettivo originale di 4 milioni, poiché ha perso contro NVIDIA nella battaglia per la capacità CoWoS. "Advanced Packaging," che monta semiconduttori ad alte prestazioni come GPU e HBM su un materiale speciale chiamato "silicon interposer" per farli funzionare senza problemi come un unico chip, è emerso come il campo di battaglia decisivo per la supremazia nel mercato dei semiconduttori AI quest'anno. Poiché i processi ultra-fini—che riducono le larghezze di linea dei circuiti nella gamma di 1 nanometro (nm) per imballare più funzioni in un chip piccolo—raggiungono i loro limiti tecnici, le aziende di semiconduttori si stanno rivolgendo al packaging avanzato per collegare più chip e farli funzionare come un'unità unica. Di conseguenza, il mercato correlato è previsto crescere da 43 miliardi di dollari (circa 62 trilioni di KRW) lo scorso anno a 64,3 miliardi di dollari (circa 93 trilioni di KRW) entro il 2028. Attualmente, il mercato del packaging avanzato è dominato da TSMC. La situazione è arrivata a un punto in cui le aziende non possono produrre acceleratori AI in tempo anche se hanno assicurato GPU e HBM, semplicemente perché non sono state allocate abbastanza linee CoWoS di TSMC. In risposta a ripetute richieste da parte di NVIDIA, AMD, Broadcom e altri, TSMC ha deciso di investire 7,5 miliardi di dollari (circa 10,85 trilioni di KRW) quest'anno—la sua cifra più alta di sempre—per espandere significativamente la sua capacità di packaging avanzato. Samsung Electronics vede anche il packaging avanzato come il prossimo campo di battaglia chiave dopo l'HBM e sta rafforzando il suo business correlato. Si riporta che stia commercializzando una soluzione "turnkey"—offrendo packaging avanzato abbinato a DRAM e servizi di fonderia—per aziende come Google, AMD e Amazon, che non sono riuscite a garantire linee CoWoS sufficienti a causa del dominio di NVIDIA. Per produrre gli acceleratori AI—spesso chiamati "picconi" della corsa all'oro nell'era AI—i chip devono subire due fasi di packaging avanzato (un processo che fa funzionare più chip come uno solo). La prima è la fabbricazione dell'HBM, che comporta l'impilamento di fino a 16 DRAM. Una volta superato questo processo, che è molto più difficile rispetto alla produzione standard di DRAM, attende una sfida ancora maggiore: il "2.5D Packaging," che collega l'HBM e la GPU su un substrato speciale chiamato silicon interposer per funzionare come un unico chip. Non importa quanto siano buone la GPU e l'HBM, se il packaging avanzato fallisce, l'acceleratore AI non può funzionare correttamente. È un processo ad alta difficoltà, con il rendimento del leader del settore TSMC che rimane solo al 50–60%. Poiché TSMC non riesce a tenere il passo con l'ondata di ordini da parte di NVIDIA e AMD, il packaging 2.5D è diventato il più grande collo di bottiglia che ostacola l'espansione del mercato AI. ◇ Alternative ai limiti dei processi ultra-fini Il packaging è ampiamente suddiviso in packaging tradizionale e packaging avanzato. Il packaging tradizionale si riferisce al processo di posizionamento di un singolo chip su una scheda principale e di collegarlo elettricamente. Fa parte del processo "back-end", che in precedenza era valutato come una tecnologia "meno critica" nell'ecosistema dei semiconduttori. Tuttavia, la situazione è cambiata poiché la domanda di chip ad alte prestazioni è esplosa nell'era AI. Fino ai primi anni 2020, le aziende di semiconduttori sono andate "tutte dentro" sui "processi ultra-fini," riducendo le larghezze dei circuiti a meno di 2nm per imballare più funzioni in chip più piccoli. Ma questa competizione ha avuto effetti negativi. La redditività è diminuita a causa della necessità di acquistare attrezzature di litografia Extreme Ultraviolet (EUV) che costano fino a 500 miliardi di KRW per unità. Anche le sfide tecniche erano formidabili; man mano che le larghezze di linea si riducevano, l'interferenza aumentava e la corrente di dispersione cresceva, rendendo difficile controllare la generazione di calore. La soluzione trovata è stata il packaging. Invece di stipare funzioni complesse in un singolo chip tramite processi ultra-fini, collegare diversi chip moderatamente avanzati potrebbe raggiungere le stesse prestazioni. L'industria ha aggiunto il modificatore "Avanzato" a questa tecnologia perché la sua difficoltà tecnica supera di gran lunga quella del packaging tradizionale. ◇ Grave carenza di capacità CoWoS Il leader è TSMC. La sua arma principale è una tecnologia di packaging avanzato 2.5D chiamata "CoWoS-S." Essa posiziona un silicon interposer—uno strato di materiale speciale che funge da ponte—sopra un substrato e dispone più chip orizzontalmente. Il silicon interposer è composto da Through-Silicon Vias (TSV), che sono passaggi verticali che collegano il substrato inferiore ai chip superiori, e un Redistribution Layer (RDL), che collega i segnali tra i chip. Si chiama packaging 2.5D perché l'interposer e i chip sono impilati verticalmente (3D) sul substrato, mentre i chip sono disposti orizzontalmente (2D). Con l'aumento della domanda di chip ad alte prestazioni nell'era AI, NVIDIA e AMD hanno riconosciuto il potere del CoWoS. Così, sono nati acceleratori AI come il B200 e l'H100, che collegano HBM e GPU. Secondo Samsung Securities, la capacità di produzione CoWoS di TSMC (convertita in wafer) è aumentata da 35.000 fogli al mese nel 2024 a circa 70.000 fogli lo scorso anno, e si prevede che salirà a circa 110.000 fogli quest'anno. Tuttavia, le valutazioni suggeriscono che questo è ancora insufficiente. Considerando che l'allocazione CoWoS per NVIDIA da parte di TSMC è di circa il 55%, il calcolo suggerisce che quest'anno possono essere prodotti solo 8,91 milioni di acceleratori AI "Blackwell". Questo volume può supportare i data center con una capacità massima di 18 gigawatt (GW), che rappresenta solo il 50% della capacità di investimento globale nei data center quest'anno. Samsung Securities ha analizzato: "C'è la possibilità che TSMC non riesca nemmeno a soddisfare la domanda di NVIDIA quest'anno." ...