Se acerca una gran oportunidad para Samsung... Apostando todo por el empaquetado avanzado Cada diciembre, los altos ejecutivos de gigantes de semiconductores de IA como NVIDIA y Broadcom se reúnen en la sede de TSMC en el Parque Científico de Hsinchu, Taiwán. Su objetivo es asegurar al menos un espacio más en las líneas de producción de "Empaquetado Avanzado" de TSMC, que integran GPUs y Memoria de Alto Ancho de Banda (HBM) para crear aceleradores de IA. La asignación de estas líneas, conocidas como "CoWoS" (Chip-on-Wafer-on-Substrate), determina el volumen de aceleradores de IA que pueden producir el año siguiente. De hecho, se informa que Google redujo el objetivo de producción de su acelerador de IA propietario, la Unidad de Procesamiento Tensorial (TPU), en 1 millón de unidades de su objetivo original de 4 millones porque perdió ante NVIDIA en la batalla por la capacidad de CoWoS. "Empaquetado Avanzado", que monta semiconductores de alto rendimiento como GPUs y HBM sobre un material especial llamado "interpositor de silicio" para hacer que funcionen sin problemas como un solo chip, ha emergido como el campo de batalla decisivo por la supremacía en el mercado de semiconductores de IA este año. A medida que los procesos ultra-finos—que reducen los anchos de línea de circuito al rango de 1 nanómetro (nm) para empaquetar múltiples funciones en un chip pequeño—alcanzan sus límites técnicos, las empresas de semiconductores están recurriendo al empaquetado avanzado para conectar múltiples chips y operarlos como una sola unidad. En consecuencia, se proyecta que el mercado relacionado crecerá de $43 mil millones (aprox. 62 billones de KRW) el año pasado a $64.3 mil millones (aprox. 93 billones de KRW) para 2028. Actualmente, el mercado de empaquetado avanzado está dominado por TSMC. La situación ha llegado a un punto en el que las empresas no pueden producir aceleradores de IA a tiempo incluso si han asegurado GPUs y HBM, simplemente porque no se les ha asignado suficiente capacidad de las líneas CoWoS de TSMC. En respuesta a las repetidas demandas de NVIDIA, AMD, Broadcom y otros, TSMC ha decidido invertir $7.5 mil millones (aprox. 10.85 billones de KRW) este año—su mayor cantidad jamás—para expandir significativamente su capacidad de empaquetado avanzado. Samsung Electronics también ve el empaquetado avanzado como el próximo campo de batalla clave tras el HBM y está fortaleciendo su negocio relacionado. Se informa que está comercializando una solución "llave en mano"—ofreciendo empaquetado avanzado combinado con servicios de DRAM y fundición—para empresas como Google, AMD y Amazon, que no pudieron asegurar suficientes líneas de CoWoS debido al dominio de NVIDIA. Para producir los aceleradores de IA—frecuentemente llamados las "picas" de la fiebre del oro en la era de la IA—los chips deben pasar por dos etapas de empaquetado avanzado (un proceso que hace que múltiples chips funcionen como uno solo). La primera es la fabricación de HBM, que implica apilar hasta 16 DRAMs. Una vez que este proceso, que es mucho más difícil que la producción estándar de DRAM, se completa, espera un desafío aún mayor: "Empaquetado 2.5D", que conecta el HBM y la GPU en un sustrato especial llamado interpositor de silicio para funcionar como un solo chip. No importa cuán buenos sean la GPU y el HBM, si el empaquetado avanzado falla, el acelerador de IA no puede funcionar correctamente. Es un proceso de alta dificultad, con el rendimiento del líder de la industria TSMC manteniéndose solo entre el 50 y el 60%. A medida que TSMC no puede hacer frente a la avalancha de pedidos de NVIDIA y AMD, el empaquetado 2.5D se ha convertido en el mayor cuello de botella que obstaculiza la expansión del mercado de IA. ◇ Alternativas a los límites de los procesos ultra-finos El empaquetado se divide en empaquetado tradicional y empaquetado avanzado. El empaquetado tradicional se refiere al proceso de colocar un solo chip en una placa base y conectarlo eléctricamente. Es parte del proceso "de fondo", que anteriormente se evaluaba como una tecnología "menos crítica" en el ecosistema de semiconductores. Sin embargo, la situación cambió a medida que la demanda de chips de alto rendimiento explotó en la era de la IA. Hasta principios de la década de 2020, las empresas de semiconductores apostaron "todo" por los "procesos ultra-finos", reduciendo los anchos de circuito a menos de 2 nm para empaquetar más funciones en chips más pequeños. Pero esta competencia resultó contraproducente. La rentabilidad disminuyó debido a la necesidad de comprar equipos de litografía de ultravioleta extremo (EUV) que costaban hasta 500 mil millones de KRW por unidad. Los desafíos técnicos también fueron formidables; a medida que los anchos de línea se redujeron, la interferencia aumentó y la corriente de fuga creció, dificultando el control de la generación de calor. La solución encontrada fue el empaquetado. En lugar de abarrotar funciones complejas en un solo chip a través de procesos ultra-finos, conectar varios chips moderadamente avanzados podría lograr el mismo rendimiento. La industria adjuntó el modificador "Avanzado" a esta tecnología porque su dificultad técnica supera con creces la del empaquetado tradicional. ◇ Grave escasez de capacidad de CoWoS El líder es TSMC. Su principal arma es una tecnología de empaquetado avanzado 2.5D llamada "CoWoS-S." Coloca un interpositor de silicio—una capa de material especial que actúa como un puente—sobre un sustrato y organiza múltiples chips horizontalmente. El interpositor de silicio consiste en Vías de Silicio a Través (TSV), que son pasajes verticales que conectan el sustrato inferior con los chips superiores, y una Capa de Redistribución (RDL), que conecta señales entre chips. Se llama empaquetado 2.5D porque el interpositor y los chips están apilados verticalmente (3D) sobre el sustrato, mientras que los chips están organizados horizontalmente (2D). A medida que la demanda de chips de alto rendimiento creció con la era de la IA, NVIDIA y AMD reconocieron el poder de CoWoS. Así, nacieron aceleradores de IA como el B200 y el H100, que conectan HBM y GPUs. Según Samsung Securities, la capacidad de producción de CoWoS de TSMC (convertida a obleas) aumentó de 35,000 láminas por mes en 2024 a aproximadamente 70,000 láminas el año pasado, y se espera que aumente a aproximadamente 110,000 láminas este año. Sin embargo, las evaluaciones sugieren que esto sigue siendo insuficiente. Considerando que la asignación de CoWoS para NVIDIA por parte de TSMC es de alrededor del 55%, el cálculo sugiere que solo se pueden producir 8.91 millones de aceleradores de IA "Blackwell" este año. Este volumen puede soportar centros de datos con una capacidad máxima de 18 gigavatios (GW), que representa solo el 50% de la capacidad de inversión de centros de datos globales este año. Samsung Securities analizó: "Hay una posibilidad de que TSMC no pueda satisfacer ni siquiera la demanda de NVIDIA este año." ...