Una gran oportunidad se acerca a Samsung... Apostando por completo al embalaje avanzado Cada diciembre, altos ejecutivos de gigantes de los semiconductores de IA como NVIDIA y Broadcom se reúnen en la sede de TSMC en el Parque Científico de Hsinchu, Taiwán. Su objetivo es asegurar aunque sea una plaza más en las líneas de producción "Advanced Packaging" de TSMC, que integran GPUs y Memoria de Alto Ancho de Banda (HBM) para crear aceleradores de IA. La asignación de estas líneas, conocidas como "CoWoS" (Chip-on-Wafer-on-Substrate), determina el volumen de aceleradores de IA que pueden producir el año siguiente. De hecho, Google habría reducido el objetivo de producción de su acelerador de IA propietario, el Tensor Processing Unit (TPU), en 1 millón de unidades respecto a su objetivo original de 4 millones porque perdió frente a NVIDIA en la batalla por la capacidad de CoWoS. "Advanced Packaging", que monta semiconductores de alto rendimiento como GPUs y HBM sobre un material especial llamado "interponer de silicio" para que funcionen perfectamente como un solo chip, se ha convertido en el campo de batalla decisivo por la supremacía en el mercado de semiconductores de IA este año. A medida que los procesos ultrafinos—estrechar los anchos de línea de los circuitos hasta el rango de 1 nanómetro (nm) para condensar múltiples funciones en un pequeño chip—alcanzan sus límites técnicos, las empresas de semiconductores recurren a un empaquetado avanzado para conectar múltiples chips y operarlos como una sola unidad. En consecuencia, se prevé que el mercado relacionado crezca de 43.000 millones de dólares (aprox. 62 billones de KRW) el año pasado a 64.300 millones (aprox. 93 billones de KRW) para 2028. Actualmente, el mercado de envases avanzados está dominado por TSMC. La situación ha llegado a un punto en el que las empresas no pueden producir aceleradores de IA a tiempo, incluso si tienen GPUs y HBM asegurados, simplemente porque no se les han asignado suficientes líneas CoWoS de TSMC. En respuesta a las demandas repetidas de NVIDIA, AMD, Broadcom y otros, TSMC ha decidido invertir 7.500 millones de dólares (aprox. 10,85 billones de KRW) este año—su mayor cantidad hasta la fecha—para ampliar significativamente su capacidad de envasado avanzado. Samsung Electronics también ve el embalaje avanzado como el próximo campo clave tras HBM y está fortaleciendo su negocio relacionado. Se informa que está comercializando una solución "llave en mano" —que ofrece un embalaje avanzado junto con DRAM y servicios de fundición— a empresas como Google, AMD y Amazon, que no pudieron asegurar suficientes líneas de CoWoS debido al dominio de NVIDIA. Para producir los aceleradores de IA—a menudo llamados los "picos" de la fiebre del oro en la era de la IA—los chips deben pasar por dos etapas de empaquetado avanzado (un proceso que hace que varios chips funcionen como uno solo). La primera es la fabricación de HBM, que implica apilar hasta 16 DRAM. Una vez superado este proceso, que es mucho más difícil que la producción estándar de DRAM, se espera un desafío aún mayor: el "Empaquetado 2.5D", que conecta el HBM y la GPU en un sustrato especial llamado interposer de silicio para funcionar como un único chip. Por muy buenos que sean la GPU y el HBM, si falla el empaquetado avanzado, el acelerador de IA no podrá funcionar correctamente. Es un proceso de alta dificultad, con un rendimiento del líder del sector TSMC manteniéndose solo entre el 50 y el 60%. A medida que TSMC no logra seguir el ritmo de la avalancha de pedidos de NVIDIA y AMD, el embalaje 2.5D se ha convertido en el mayor cuello de botella que dificulta la expansión del mercado de la IA. ◇ Alternativas a los límites de los procesos ultrafinos El embalaje se divide ampliamente en embalaje tradicional y envasado avanzado. El embalaje tradicional se refiere al proceso de colocar un único chip en una placa base y conectarlo eléctricamente. Forma parte del proceso "back-end", que anteriormente se evaluaba como una tecnología "menos crítica" en el ecosistema de semiconductores. Sin embargo, la situación cambió cuando la demanda de chips de alto rendimiento explotó en la era de la IA. Hasta principios de la década de 2020, las empresas de semiconductores apostaban por completo a los "procesos ultrafinos", reduciendo los anchos de circuito a menos de 2nm para incluir más funciones en chips más pequeños. Pero esta competición salió mal. La rentabilidad disminuyó debido a la necesidad de adquirir equipos de litografía Ultravioleta Extremo (EUV) que costaban hasta 500.000 millones de KRW por unidad. Los desafíos técnicos también fueron formidables; a medida que los anchos de línea se estrechaban, aumentaba la interferencia y la corriente de fuga crecía, dificultando el control de la generación de calor. La solución encontrada fue el envasado. En lugar de condensar funciones complejas en un solo chip mediante procesos ultrafinos, conectar varios chips moderadamente avanzados podría lograr el mismo rendimiento. La industria añadió el modificador "Advanced" a esta tecnología porque su dificultad técnica supera con creces a la del embalaje tradicional. ◇ Grave escasez de capacidad de CoWoS El favorito es TSMC. Su arma principal es una tecnología avanzada de empaquetado 2.5D llamada "CoWoS-S". Coloca un interponente de silicio—una capa de material especial que actúa como puente—sobre un sustrato y dispone varios chips horizontalmente. El interposer de silicio consiste en Vias de Silicio Atravesante (TSV), que son pasajes verticales que conectan el sustrato inferior con los chips superiores, y una Capa de Redistribución (RDL), que conecta señales entre chips. Se llama empaquetado 2.5D porque el interposer y los chips están apilados verticalmente (3D) sobre el sustrato, mientras que los chips están dispuestos horizontalmente (2D). A medida que crecía la demanda de chips de alto rendimiento con la era de la IA, NVIDIA y AMD reconocieron el poder de CoWoS. Así nacieron aceleradores de IA como el B200 y el H100, que conectaban HBM y GPUs. Según Samsung Securities, la capacidad de producción de CoWoS de TSMC (convertida en obleas) aumentó de 35.000 hojas al mes en 2024 a unas 70.000 hojas el año pasado, y se espera que aumente a unas 110.000 hojas este año. Sin embargo, las evaluaciones sugieren que esto sigue siendo insuficiente. Teniendo en cuenta que la asignación de CoWoS para NVIDIA por parte de TSMC es de alrededor del 55%, el cálculo sugiere que este año solo se pueden producir 8,91 millones de aceleradores de IA "Blackwell". Este volumen puede soportar centros de datos con una capacidad máxima de 18 gigavatios (GW), lo que representa solo el 50% de la capacidad global de inversión en centros de datos este año. Samsung Securities analizó: "Existe la posibilidad de que TSMC no pueda satisfacer ni siquiera la demanda de NVIDIA este año." ...