NVIDIA RubinとAMD MI455Xについての考察 本日発表されたNvidiaのRubinとAMDのMI455Xの比較に入り込みましょう。 Rubinから始まり、8スタックのHBM4構成を採用しています。メモリ帯域幅は22TB/sで、1ピンあたりのFmaxは約10.7Gbpsです。 一方で、MI455Xは12スタックのHBM4セットアップを採用しています。しかし、19.6TB/sの帯域幅を提供し、1ピンあたりのFmax速度は約6.4Gbpsのメモリを使用します。 現在のJEDEC規格がHBM4の8Gbpsであることを考えると、その差は顕著です。Rubinは最高級のハイスペックHBM4を使用しているのに対し、MI455Xは標準規格を下回るHBM4に依存しているようです。 これは企業戦略における明確な違いを示しています。トップクラスのコンポーネントを使うのと、力押し能力の活用です。 AMDがこのアプローチを採用したのは、HBM4の最高速度のボリューム確保が彼らにとって難しいためと考えられます。しかし、この戦略には2つの重大なリスクがあります。 まず、コストと収量の影響です。HBMスタックを増やすには、より広いインターポーザー領域が必要となり、それが直接的にユニットコストを押し上げます。さらに、より大きなフットプリントは2.5Dパッケージ組立の歩留まりを必然的に低下させます。言い換えれば、低スペックのHBM4を多く使用する戦略は、逆説的にNvidiaの高スペックHBM4の生産台数を減らす戦略よりもコストが高くなる可能性があるのです。 次に、記憶不足時の影響です。このアプローチはサプライチェーンのボトルネックを悪化させています。12スタック構成は、8スタック設計と比べてGPUあたり50%多く消費するHBMチップレット/スタックを消費します。世界的なHBM4の供給が厳しければ狭いほど、AMDの出荷量はメモリの利用可能性によって制限されます。 もちろん、高スペックのHBM4の収留率が低い初期段階では、これは大きな問題ではありません。トップビン部品の収留量が低いと、低ビンの供給が自然に豊富になります。 しかし、収量の学習曲線が改善されるとどうなるのでしょうか?高性能HBM4の利回りが上昇するにつれて、サプライヤーはNvidia向けの高利益率チップにウェハーを割り当てる動機が強まるでしょう。これにより、AMDが低性能のHBM4を低価格で大量に調達することがますます難しくなっています。さらに、サムスンがHBM4分野で好調な成績を収めているため、AMDはHBM3Eサイクル時のように「クリアランス価格」で在庫を獲得することはできないでしょう。 結局のところ、AMDはNvidiaのRubinと比べてチップレベルで本質的に不利なコスト構造に直面しています。