620 gradi di differenziale di calore. Incredibile, onestamente faccio fatica a crederci. Repubblica Termodinamica. @beffjezos colpito più duramente

La grande controffensiva di Samsung Foundry... La fabbrica di Taylor negli Stati Uniti produrrà in massa 50.000 wafer al mese, raddoppiando il piano La divisione Foundry (produzione di semiconduttori su contratto) di Samsung Electronics sta lanciando una grande controffensiva nel mercato globale dei foundry, attualmente dominato da TSMC di Taiwan, attraverso investimenti aggressivi per introdurre il processo all'avanguardia a 2 nanometri (nm; 1nm = 1 miliardesimo di metro). È stato confermato che tutti i processi nella fabbrica di foundry attualmente in costruzione a Taylor, in Texas, saranno aggiornati dal 4nm originariamente previsto a 2nm, e il volume iniziale di produzione di massa è stato aumentato a 50.000 wafer al mese, superando di oltre il doppio la stima originale. Questo è interpretato come una mossa strategica per garantire capacità tecnologiche e di produzione di massa equivalenti a quelle di TSMC nel processo a 2nm, che determinerà la leadership nel mercato globale dei foundry a partire dal prossimo anno, e per anticipare la domanda "De-TSMC" da parte delle grandi aziende tecnologiche statunitensi. Secondo l'industria dei semiconduttori, il 29, la fabbrica di Samsung a Taylor inizierà i preparativi operativi su larga scala a partire dal primo spostamento delle attrezzature il prossimo marzo. Si riporta che il piano è di iniziare il primo input di wafer già nel secondo trimestre del prossimo anno. La parte più notevole è il "salto quantico" nel processo. Sebbene ci si aspettasse che la fabbrica di Taylor introducesse prima il processo a 4nm, dove è più facile garantire il rendimento iniziale (il rapporto di prodotti privi di difetti rispetto alla produzione totale), si riporta che gli ordini di acquisto delle attrezzature (PO) sono stati recentemente rivisti per procedere secondo gli standard a 2nm. Anche la scala di produzione di massa è insolita. Mentre l'industria dei semiconduttori prevedeva che il volume iniziale a 2nm della fabbrica di Taylor fosse di circa 20.000 wafer al mese, è stato drasticamente ampliato a 50.000 wafer. Questa scala è paragonabile al volume iniziale di produzione di massa a 2nm che TSMC sta pianificando a Taiwan. Sebbene Samsung Electronics abbia rifiutato di confermare, l'industria percepisce questo come una "scelta strategica per eguagliare la scala di produzione iniziale di chip a 2nm di TSMC." Un insider del settore ha analizzato: "È una mossa strategica per invadere il volume delle grandi aziende tecnologiche concentrato su TSMC realizzando 'economies of scale' capaci di gestire grandi volumi di clienti contemporaneamente negli Stati Uniti, andando oltre il semplice preempting del processo." La fabbrica di Taylor è programmata per avere una capacità produttiva di 100.000 wafer al mese dal 2027, quando la produzione di chip a 2nm inizierà seriamente. Il motivo per cui la fabbrica di Taylor sta massimizzando la capacità produttiva fin dall'inizio delle operazioni è dovuto agli ordini di chip a 2nm assicurati da varie grandi aziende tecnologiche, tra cui Tesla negli Stati Uniti. Samsung Electronics e Tesla hanno firmato un contratto del valore di 16,5 miliardi di dollari (circa 23 trilioni di KRW) lo scorso luglio per il chip per la guida autonoma di nuova generazione, 'AI6'. Ha anche vinto ordini per il processore applicativo di nuova generazione (AP) Exynos 2600 dalla divisione System LSI di Samsung e ASIC per il mining da MicroBT e Canaan in Cina. Si prevede anche la possibilità di vincere ordini per il prossimo AP di Qualcomm. Tuttavia, poiché il campus Hwaseong di Samsung Electronics è attualmente l'unico luogo dotato di strutture a 2nm, espandere la produzione nella fabbrica di Taylor è essenziale. Il fatto che Samsung Electronics abbia introdotto il nuovo metodo Gate-All-Around (GAA) prima di altri nel precedente processo a 3nm è anche positivo. GAA è una tecnologia che minimizza le perdite di corrente e migliora significativamente le prestazioni e l'efficienza energetica rispetto al design FinFET esistente.