Phần I của bộ ba zkVM của chúng tôi đã lập luận cho việc thay thế HAL bằng một kiến trúc chứng minh dựa trên đồ thị. Bây giờ đây là dữ liệu. Chúng tôi đã đánh giá Venus – backend dựa trên đồ thị của chúng tôi trên ZisK – trên GPU và FPGA, và đã xem xét lại luận thuyết phần cứng ZK ban đầu của chúng tôi. Dưới đây là những gì các con số cho thấy. 🧵

2/ Graph-first mang lại lợi ích đo lường trên GPU. Dưới HAL, các kernel được khởi chạy tuần tự. Với cudaGraph, chúng tôi ghi lại và phát lại toàn bộ quy trình chứng minh như một đồ thị đã lên lịch. Điều này cắt giảm chi phí khởi chạy CPU và giảm độ trễ đồng bộ giữa host↔device, đặc biệt trong các giai đoạn lặp lại như sumcheck. Kết quả bên dưới (so sánh với ZisK 0.15).

3/ Chúng tôi cũng đã thử nghiệm FPGA trên hai thiết bị: VU47P (AWS F2-class) và VH1782 (AMD V80-class). Thời gian đo GPU: ~47.8s FPGA (ước tính HLS): ~335–404s Lưu ý: Thời gian GPU được đo; thời gian FPGA được ước tính từ độ trễ tổng hợp ÷ Fmax. Không hoàn toàn tương đương, nhưng rõ ràng về hướng đi. Khoảng cách giữa các chip: ~7–8×, chủ yếu do giới hạn tần số FPGA (74–98 MHz). Cả hiệu suất thô lẫn hiệu suất/watt đều không biện minh cho việc thay thế GPU bằng FPGA vào thời điểm hiện tại.

4/ Nhưng "FPGA chậm hơn" không phải là kết luận. Công việc với FPGA đã buộc phải định nghĩa chính xác các bố cục bộ nhớ, hợp đồng giao diện và các phụ thuộc giữa các giai đoạn chứng minh. Chính xác là nền tảng bạn cần trước khi thiết kế một ASIC. FPGA là cầu nối giữa đồ thị và phần cứng để tạo mẫu.

5/ Bởi vì prover là một đồ thị tính toán, cùng một logic có thể biên dịch cho bất kỳ backend nào: GPU → các kernel cudaGraph FPGA → các mô-đun luồng dữ liệu ASIC → các khối tính toán cố định Chỉ có backend thay đổi. Đồ thị vẫn giữ nguyên.

6/ GPU → FPGA → ASIC là một sự tiến hóa hợp lý. Chúng tôi triển khai GPU với cấu hình tối ưu hóa cho Venus để đạt được hiệu suất ổn định, gia tăng. Trong khi FPGA không cạnh tranh về hiệu suất, nó xác nhận tính đúng đắn cấu trúc của hướng phần cứng của chúng tôi. Kiến trúc ưu tiên đồ thị là cầu nối cho phép tối ưu hóa cấp đồ thị cuda ngày hôm nay và biên dịch phần cứng gốc ASIC vào ngày mai.