Чи можна просто вивчити Verilog? (наприклад, backprop саму програму Verilog)