La Parte I della nostra trilogia zkVM ha sostenuto la necessità di sostituire HAL con un'architettura di prova basata su grafi. Ora ecco i dati. Abbiamo effettuato un benchmark di Venus – il nostro backend basato su grafi su ZisK – su GPU e FPGA, e abbiamo rivisitato la nostra tesi originale sull'hardware ZK. Ecco cosa mostrano i numeri. 🧵

2/ Graph-first offre guadagni misurabili sulle GPU. Sotto HAL, i kernel vengono lanciati in sequenza. Con cudaGraph, catturiamo e riproduciamo l'intero flusso di prova come un grafo programmato. Questo riduce l'overhead di lancio della CPU e diminuisce il jitter di sincronizzazione host↔device, specialmente nelle fasi iterative come il sumcheck. Risultati sotto (in confronto a ZisK 0.15).

3/ Abbiamo anche testato FPGA su due dispositivi: VU47P (classe F2 di AWS) e VH1782 (classe V80 di AMD). Tempo di wall-clock GPU misurato: ~47.8s FPGA (stimato da HLS): ~335–404s Nota: i tempi GPU sono misurati; i tempi FPGA sono stimati dalla latenza di sintesi ÷ Fmax. Non è un confronto diretto, ma è chiaro nella direzione. Differenza per chip: ~7–8×, principalmente a causa dei limiti di frequenza FPGA (74–98 MHz). Né le prestazioni grezze né le prestazioni/watt giustificano la sostituzione della GPU con FPGA oggi.

4/ Ma "FPGA è più lento" non è la conclusione. Il lavoro con FPGA ha costretto a definizioni precise dei layout di memoria, contratti di interfaccia e dipendenze tra le fasi di dimostrazione. Esattamente le basi necessarie prima di progettare un ASIC. FPGA è il ponte di prototipazione da grafo a hardware.

5/ Poiché il prover è un grafo di calcolo, la stessa logica si compila su qualsiasi backend: GPU → kernel cudaGraph FPGA → moduli di flusso dati ASIC → blocchi di calcolo fissi Solo il backend cambia. Il grafo rimane lo stesso.

6/ GPU → FPGA → ASIC è quindi un'evoluzione coerente. Utilizziamo GPU con configurazioni ottimizzate per Venus per estrarre prestazioni stabili e composte. Sebbene l'FPGA non sia competitivo in termini di prestazioni, conferma la correttezza strutturale della nostra direzione hardware. L'architettura orientata ai grafi è il ponte che consente l'ottimizzazione a livello di grafi cuda oggi e la compilazione nativa hardware ASIC domani.