Del I av vår zkVM-trilogi argumenterte for å erstatte HAL med en graf-først bevisarkitektur. Her er dataene. Vi benchmarket Venus – vår graf-først-backend på ZisK – på tvers av GPU og FPGA, og tok opp vår opprinnelige ZK-maskinvaretese på nytt. Her er hva tallene viser. 🧵

2/ Graph-first gir målbare gevinster på GPU-er. Under HAL starter kjernene sekvensielt. Med cudaGraph fanger og spiller vi av hele bevisflyten som en planlagt graf. Det reduserer CPU-oppstartsbelastningen og reduserer synkroniseringsjitter på vertsenheten↔, spesielt i iterative faser som sumcheck. Resultatene nedenfor (sammenlignet med ZisK 0,15).

3/ Vi testet også FPGA på to enheter: VU47P (AWS F2-klasse) og VH1782 (AMD V80-klasse). Målt GPU-veggklokke: ~47,8 sekunder FPGA (HLS-estimert): ~335–404s Merk: GPU-tider måles; FPGA-tider estimeres ut fra synteselatens ÷ Fmax. Ikke eple-til-epler, men tydelig i retningen. Forskjell per brikke: ~7–8×, hovedsakelig på grunn av FPGA-frekvenstak (74–98 MHz). Verken rå ytelse eller ytelse/watt rettferdiggjør å erstatte GPU med FPGA i dag.

4/ Men «FPGA er tregere» er ikke konklusjonen. FPGA-arbeid tvang presise definisjoner av minneoppsett, grensesnittkontrakter og avhengigheter mellom bevisfaser. Akkurat det grunnlaget du trenger før du designer en ASIC. FPGA er graf-til-maskinvare-prototypingbroen.

5/ Fordi beviseren er en beregningsgraf, kompileres den samme logikken til hvilken som helst backend: GPU → cudaGraph-kjerner FPGA → dataflow-moduler ASIC → faste beregningsblokker Bare backend endres. Grafen forblir den samme.

6/ GPU → FPGA → ASIC er dermed en sammenhengende utvikling. Vi implementerer GPU med Venus-optimaliserte konfigurasjoner for å oppnå stabil og økende ytelse. Selv om FPGA ikke er ytelseskonkurransedyktig, bekrefter det den strukturelle korrektheten i vår maskinvareretning. Graph-first-arkitekturen er broen som muliggjør cuda-grafnivåoptimalisering i dag og ASIC-maskinvarenativ kompilering i morgen.