Частина I нашої трилогії zkVM обґрунтувала заміну HAL архітектурою доказування з графом. А тепер ось дані. Ми протестували Venus — наш граф-перший бекенд на ZisK — між GPU та FPGA, і повернулися до нашої початкової апаратної тези ZK. Ось що показують цифри. 🧵

2/ Graph-first дає вимірювані прирости GPU. У HAL ядра запускаються послідовно. За допомогою cudaGraph ми захоплюємо та відтворюємо весь процес перевірки у вигляді запланованого графа. Це зменшує навантаження на запуск процесора і зменшує↔тремтіння синхронізації хост-пристрою, особливо на ітеративних етапах, таких як sumcheck. Результати нижче (порівняно з ZisK 0.15).

3/ Ми також тестували FPGA на двох пристроях: VU47P (клас AWS F2) та VH1782 (клас AMD V80). Вимірюваний настінний такт GPU: ~47,8 с FPGA (оцінено за HLS): ~335–404 сек Примітка: час GPU вимірюється; Час FPGA оцінюється за затримкою синтезу ÷ Fmax. Не порівнювано, але чітко. Розрив між чипом: ~7–8×, здебільшого через стеля частот FPGA (74–98 МГц). Ні чиста продуктивність, ні продуктивність/ватт не виправдовують заміну GPU на FPGA сьогодні.

4/ Але «FPGA повільніша» — це не висновок. Робота з FPGA вимагала точних визначень розташування пам'яті, контрактів інтерфейсів і залежностей між етапами перевірки. Саме та основа потрібна перед проектуванням ASIC. FPGA — це міст прототипування з графа до апаратного забезпечення.

5/ Оскільки prover є графом обчислень, та сама логіка компілюється до будь-якого бекенду: GPU → kernels cudaGraph FPGA → модулі потоків даних ASIC → фіксовані обчислювальні блоки Змінюється лише бекенд. Графік залишається незмінним.

6/GPU → FPGA → ASIC — це цілісна еволюція. Ми розгортаємо GPU з оптимізованими для Venus конфігураціями для отримання стабільної, складної продуктивності. Хоча FPGA не є конкурентною за продуктивністю, вона підтверджує структурну коректність нашого апаратного напрямку. Архітектура на основі графів — це міст, який дозволяє оптимізувати на рівні графа cuda сьогодні та компіляцію ASIC на апаратному рівні завтра.