První část naší trilogie zkVM argumentovala pro nahrazení HAL architekturou dokazování založenou na grafu. A teď tady jsou data. Porovnali jsme Venus – náš grafově orientovaný backend na ZisK – napříč GPU a FPGA a vrátili jsme se k naší původní hardwarové tezi ZK. Tady je, co ukazují čísla. 🧵

2/ Graph-first přináší měřitelné zisky na GPU. Pod HAL se jádra spouštějí sekvenčně. S cudaGraphem zachycujeme a přehráváme celý proces dokazování jako plánovaný graf. To snižuje zátěž při startu CPU a snižuje↔jitter synchronizace hostitelského zařízení, zejména v iterativních fázích jako sumcheck. Výsledky níže (ve srovnání se ZisK 0,15).

3/ FPGA jsme také testovali na dvou zařízeních: VU47P (třída AWS F2) a VH1782 (třída AMD V80). Naměřený nástěnný takt GPU: ~47,8 s FPGA (odhadováno podle HLS): ~335–404s Poznámka: Časy GPU se měří; Časy FPGA se odhadují z latence syntézy ÷ Fmax. Ne na porovnání, ale jasně. Mezera mezi jednotlivými čipy: ~7–8×, což je z velké části způsobeno frekvenčními limity FPGA (74–98 MHz). Ani surový výkon, ani výkon/výkon dnes neospravedlňují nahrazování GPU FPGA.

4/ Ale "FPGA je pomalejší" není závěr. Práce na FPGA vynutila přesné definice rozložení paměti, kontraktů rozhraní a závislostí mezi fázemi dokazování. Přesně ten základ, který potřebuješ před návrhem ASIC. FPGA je most mezi grafem a hardwarem pro prototypování.

5/ Protože prover je výpočetní graf, stejná logika se kompiluje do jakéhokoliv backendu: GPU → jádra cudaGraph FPGA → datové moduly ASIC → pevné výpočetní bloky Mění se pouze backend. Graf zůstává stejný.

6/ GPU → FPGA → ASIC je tedy koherentní evoluce. Nasazujeme GPU s konfiguracemi optimalizovanými pro Venus, abychom získali stabilní, kumulativní výkon. I když FPGA není výkonově konkurenceschopné, potvrzuje strukturální správnost našeho hardwarového směrování. Architektura založená na grafu je mostem, který umožňuje optimalizaci na úrovni cuda grafu dnes a hardwarově nativní kompilaci ASIC zítra.