TSMC 在欧洲 OIP 论坛公布最新 A14（1.4nm 级、后面供电）制程数据，相较 N2（2nm 级），同功耗下性能提升 16%，同频率下功耗降低 27%，优于先前预估的 10-15% 性能与 25-30% 省电。 投影片仅列出主要主流节点，省略了 N3B（主要供苹果与英特尔使用）以及 N3P、N2P 等中间节点更新，虽提及专用节点 N3X、N2X、A16，但略过中间节点更新多少模糊了这些逐步改进的重要性。 若回溯至 2018 年的 N7，十年来 A14 带来 1.83 倍性能与 4.2 倍功率效率，显示摩尔定律虽放缓仍存活。TSMC 强调，每个主要节点世代约降低 30% 功耗，性能增幅则维持 15-18%，近年来设计重心明显偏向省电。 值得注意的是，AI 驱动的 EDA 工具正成为关键补充。投影片显示，使用 Cadence Cerebrus 与 Synopsys 等强化学习 APR 工具，仅优化布局布线与金属堆叠，即可额外省电 7%，已相当于一次中间节点升级的贡献。